Chiplet技术被认为是SoC集成发展到后摩尔时代后，继续提高集成度和芯片算力的重要途径。

SoC将CPU、GPU、DSP、ISP、NPU以及诸多接口IP等不同功能的电路模块，通过光刻形式集成到一片芯片Die上。长期以来，SoC性能的提升除了处理器架构的创新，主要依赖于先进的制程工艺。而随着摩尔定律的发展，晶体管的微缩从原来的28nm逐步降至5nm、3nm，逐渐逼近物理极限。先进工艺带来了更高的晶体管密度的同时，在成本、功耗、良率、散热及供电等方面也面临着巨大的挑战。

与SoC技术结构不同，Chiplet通过将功能丰富且面积较大的芯片Die拆分为多个芯粒。不同芯粒可以灵活选择不同的工艺分别进行生产，然后再通过先进封装技术将多个芯粒封装在一起，从而降低芯片设计难度，提升芯片设计的灵活性和效率。相比SoC，Chiplet 在功耗、上市周期以及成本等方面具有明显优势，能够有效缓解半导体制程工艺物理极限所带来的限制。

为了让大家更深入的了解Chiplet与先进封装技术，智猩猩芯片与算力教研组全新策划推出「智猩猩Chiplet与先进封装公开课」。

「智猩猩Chiplet与先进封装公开课」每一讲都将以视频直播形式进行。每一讲均由主讲与问答两部分组成，其中主讲40分钟，问答为20分钟。