- 课程回放

2012年开始进入CPU核研发领域,参与多款核高基项目,负责超标量乱序核架构与设计,包含乱序调度,访存子系统和向量浮点执行单元以及相关ESL建模。
费晓龙拥有授权10+篇专利,另有数篇公示专利,参与过MIPS,X86,RISCV等多种指令集处理器核设计,流片成功的芯片面向笔记本,服务器以及IOT等不同领域。
- RISC-V在高性能处理器领域的前景
- RISC-V核X100的功能特性与架构设计思路
- RISC-V虚拟化实现及X100 PPA优化
- 编译器以及生态构建进展
9月27日19:30,「RISC-V技术公开课」第五讲将开讲,由进迭时空CPU设计总监费晓龙主讲,主题为《高性能RISC-V核X100的架构设计与虚拟化实现》。
进迭时空专注于研发下一代RISC-V架构的高性能CPU,并提供软硬一体优化的计算解决方案。进迭时空第一代RISC-V融合计算处理器核X100在在通用计算性能上,单核跑分达到7.5 SPECint2k6/GHz,Coremark达到7.7/MHz,Dhrystone达到6.5DMIPS/MHz,最多可以支持16个核同步计算。在融合计算方面,X100也做了大量的定制优化,16核最多可提供超8TOPS@INT8的算力,并对常见的机器视觉算法、SLAM算法等做了深度优化。
此次公开课,费晓龙首先会介绍RISC-V在高性能处理器领域的发展前景,然后分享进迭时空X100的功能特性与设计思路,并重点讲解RISC-V的虚拟化实现、X100的PPA优化方法及其编译器和生态构建进展。
